Kasırga ATEŞ

Kasırga ATEŞ

TOBB EKONOMİ VE TEKNOLOJİ ÜNİVERSİTESİ

Takım Üyeleri

SACİDE SENA FİLİZ

BETÜL AYDEĞER

BATUHAN UZUNOĞLU

ZEYNEP YAVUZ

ORUÇ ÇAKIR

ALPEREN BOLAT

Takım-Proje Bilgi
Verilog Dilinde, Boruhattı Mimarisi Yöntemi Kullanarak 4Kb Önbelleğe Sahip, Uart Çevre Birimini Destekleyen Ve Rısc-V Buyruk Kümesini Destekleyen Sayısal Bir İşlemci Tasarlanacaktır.